《Verilog-HDL实用设计与工程制作》 - 刘卫玲，常晓明编著 - 北京航空航天大学出版社 - 香港大書城 - Meg Book Store

	登入帳戶　 \|　訂單查詢　 \|　購物車/收銀台(0)　\|　在線留言板　 \|　付款方式　 \|　運費計算　 \|　聯絡我們　 \|　幫助中心　\|　加入書簽
		會員登入新用戶登記

HOME

新書上架

暢銷書架

好書推介

會員書架精選

2023年度TOP

臺灣用戶

品種：超過100萬種各類書籍/音像和精品，正品正價，放心網購，悭钱省心

服務：香港／台灣／澳門／海外

送貨：速遞／郵局／服務站

新書上架：簡體書繁體書
暢銷書架：簡體書繁體書
好書推介：簡體書繁體書

十月出版：大陸書台灣書
九月出版：大陸書台灣書
八月出版：大陸書台灣書
七月出版：大陸書台灣書
六月出版：大陸書台灣書
五月出版：大陸書台灣書
四月出版：大陸書台灣書
三月出版：大陸書台灣書
二月出版：大陸書台灣書
一月出版：大陸書台灣書
12月出版：大陸書台灣書
11月出版：大陸書台灣書
十月出版：大陸書台灣書
九月出版：大陸書台灣書
八月出版：大陸書台灣書

『簡體書』Verilog-HDL实用设计与工程制作

書城自編碼： 2866152
分類：簡體書→大陸圖書→計算機/網絡→行业软件及应用
作者：刘卫玲，常晓明编著
國際書號(ISBN)： 9787512421172
出版社：北京航空航天大学出版社
出版日期： 2016-07-01

書度/開本： 16开

售價：HK$ 88.5

我要買件

** 我創建的書架 **
未登入.

新書推薦：

自我囚禁的人：完美主义的心理成因与自我松绑（破除你对完美主义的迷思，尝试打破自我评价过低与焦虑的恶性循环）

《自我囚禁的人：完美主义的心理成因与自我松绑（破除你对完美主义的迷思，尝试打破自我评价过低与焦虑的恶性循环）》
售價：HK$ 66.1

《周易》
售價：HK$ 44.6

东南亚的传统与发展

《东南亚的传统与发展》
售價：HK$ 67.2

乾隆制造

《乾隆制造》
售價：HK$ 87.4

资治通鉴臣光曰辑存资治通鉴目录（司马光全集）（全二册）

《资治通鉴臣光曰辑存资治通鉴目录（司马光全集）（全二册）》
售價：HK$ 304.4

明代社会变迁时期生活质量研究

《明代社会变迁时期生活质量研究》
售價：HK$ 316.2

律令国家与隋唐文明

《律令国家与隋唐文明》
售價：HK$ 76.7

紫云村（史杰鹏笔下大唐小吏的生死逃亡，新历史主义小说见微之作，附赠5张与小说内容高度契合的宣纸彩插）

《紫云村（史杰鹏笔下大唐小吏的生死逃亡，新历史主义小说见微之作，附赠5张与小说内容高度契合的宣纸彩插）》
售價：HK$ 98.6

內容簡介：

刘卫玲、常晓明编*的《Verilog-HDL实用设计与工程制作》从实践的角度出发，全面介绍硬件描述语言Verilog HDL，通过与具体电路实验的结合，使读者能够轻松地掌握Verilog—HDL的语法、结构、功能及简单应用。
全书共分8章，**～5章，通过应用Verilog— HDL描述的各种逻辑电路实例，详细讲解该语言的语法结构和FPGA的开发流程；第6章，介绍硬件开发应具备的条件；第7章，讲解数字电路系统的设计思路；第8章，通过列举12个简单的应用实例，详细介绍工程应用系统的设计与实现的全过程。书中给出的全部仿真结果和硬件实现均经过验证。全书的所有 Verilog—HDL实例文件可在北京航空航天大学出版社网站www．buaapress．com．cn的“下载专区”进行下载。
本书可作为学习数字设计的初学者和工程技术人员的入门书、工具书和参考资料。

目錄：

第1章硬件描述语言
1.1 什么是硬件描述语言HDL
1.2 基本逻辑电路的Verilog—HDL描述
1.2.1 与门逻辑电路的描述
1.2.2 与非门逻辑电路的描述
1.2.3 非门逻辑电路的描述
1.2.4 或门逻辑电路的描述
1.2.5 或非门逻辑电路的描述
1.2.6 缓冲器逻辑电路的描述
1.3 逻辑仿真
1.3.1 顶层模块的编写
1.3.2 寄存器类型定义
1.3.3 线网类型定义
1.3.4 底层模块的调用
1.3.5 输入端口波形的描述
1.3.6 二与门逻辑电路的逻辑仿真结果
第2章 Altera FPGA开发板及开发流程简介
2.1 FPGA开发板及开发环境
2.1.1 FPGA开发板简介
2.1.2 FPGA开发环境
2.2 二与门逻辑电路的开发实例
2.2.1 工程文件的建立
2.2.2 源文件的建立
2.2.3 综合分析
2.2.4 ModelSim仿真
2.2.5 引脚配置
2.2.6 编译与下载
2.2.7 硬件测试
第3章组合逻辑电路
3.1 数据选择器
3.1.1 2—1数据选择器
3.1.2 2—1数据选择器的Verilog—HDL描述
3.1.3 4—1数据选择器
3.1.4 4—1数据选择器的Verilog—HDL描述
3.1.5 条件操作符的使用方法
3.1.6 数据选择器的行为描述方式
3.1.7 case语句的使用方法
3.1.8 if—else语句的使用方法
3.1.9 function函数的使用方法
3.1.10 用于仿真的顶层模块
3.1.11 数据选择器的逻辑仿真结果
3.2 数据比较器
3.2.1 *简单的数据判断方法
3.2.2 2位数据比较器
3.2.3 2位数据比较器的Verilog—HDL描述
3.2.4 2位数据比较器的逻辑仿真结果
3.2.5 数据比较器的数据宽度扩展
3.2.6 4位数据比较器的Verilog—HDL描述
3.2.7 4位数据比较器的逻辑仿真结果
3.3 编码器
3.3.1 2位二进制编码器
3.3.2 2位二进制编码器的Verilog—HDL描述
3.3.3 2位二进制编码器的逻辑仿真结果
3.4 译码器
3.4.1 BCD码译码器
3.4.2 非完全描述的逻辑函数和逻辑表达式的简化
3.4.3 BCD码译码器的Verilog—HDL描述
3.4.4 BCD码译码器的逻辑仿真结果
……
第4章触发器
第5章时序逻辑电路
第6章硬件开发应具备的条件
第7章数字电路系统的实用设计
第8章实用设计与工程制作
参考文献

書城介紹　 |　合作申請　|　索要書目　 |　新手入門　|　聯絡方式　 |　幫助中心　|　找書說明　 |　送貨方式　|　付款方式 香港用户　 |　台灣用户　|　大陸用户　|　海外用户

megBook.com.hk

Copyright © 2013 - 2024 （香港）大書城有限公司　 All Rights Reserved.