新書推薦：
《
索恩丛书·盛清统治下的太监与皇帝
》
售價：HK$
88.5
《
透过器物看历史（全6册）
》
售價：HK$
503.7
《
我在台北故宫博物院读名画
》
售價：HK$
112.7
《
尼罗河往事：古埃及文明4000年
》
售價：HK$
78.2
《
一个人·谁也不是·十万人（诺贝尔文学奖得主反思自我的巅峰之作）
》
售價：HK$
54.9
《
重写晚明史（全5册 精装）
》
售價：HK$
781.8
《
汉末晋初之际政治研究
》
售價：HK$
135.7
《
强者破局：资治通鉴成事之道
》
售價：HK$
82.8
|
| 內容簡介： |
|
本书是基于电子设计自动化（EDA）技术编写的，全书共8章，包括VHDL、门电路的设计、组合逻辑电路的设计、触发器的设计、时序逻辑电路的设计、存储器的设计、数字系统的设计和常用EDA软件。数字电路与系统设计都是基于VHDL完成的，每个设计都经过了EDA软件的编译和仿真，或经过EDA试验开发系统平台的验证，确保无误。
|
| 關於作者： |
|
江国强，桂林电子科技大学现代科技学院教授，主讲《数字电路》|《EDA技术》等课程，编写了多本教材。
|
| 目錄：
|
目录
第1章VHDL（1）
1.1VHDL设计实体的基本结构（1）
1.1.1库、程序包（1）
1.1.2实体（2）
1.1.3结构体（3）
1.1.4配置（3）
1.1.5基本逻辑器件的VHDL描述（3）
1.2VHDL语言要素（6）
1.2.1VHDL文字规则（6）
1.2.2VHDL数据对象（8）
1.2.3VHDL数据类型（9）
1.2.4VHDL的预定义数据类型（10）
1.2.5IEEE预定义的标准逻辑位和矢量（11）
1.2.6用户自定义数据类型方式（11）
1.2.7VHDL操作符（12）
1.2.8VHDL的属性（14）
1.3VHDL的顺序语句（16）
1.3.1赋值语句（16）
1.3.2流程控制语句（16）
1.3.3WAIT语句（22）
1.3.4ASSERT（断言）语句（22）
1.3.5NULL（空操作）语句（23）
1.4并行语句（23）
1.4.1PROCESS（进程）语句（23）
1.4.2块语句（25）
1.4.3并行信号赋值语句（26）
1.4.4子程序和并行过程调用语句（28）
1.4.5元件例化（COMPONENT）语句（30）
1.4.6生成语句（32）
1.5VHDL的库和程序包（34）
1.5.1VHDL库（35）
1.5.2VHDL程序包（35）
1.6VHDL仿真（36）
1.6.1VHDL仿真支持语句（36）
1.6.2VHDL测试平台软件的设计（38）
第2章门电路的设计（43）
2.1 用逻辑操作符设计门电路（43）
2.1.1四-2输入与非门7400的设计（44）
2.1.2六反相器7404的设计（44）
2.2三态输出电路的设计（45）
2.2.1同相三态输出门的设计（45）
2.2.2三态输出与非门的设计（46）
2.2.3集成三态输出缓冲器的设计（47）
第3章组合逻辑电路的设计（50）
3.1算术运算电路的设计（50）
3.1.1一般运算电路的设计（50）
3.1.2集成运算电路的设计（58）
3.2编码器的设计（62）
3.2.1普通编码器的设计（62）
3.2.2集成编码器的设计（65）
3.3译码器的设计（69）
3.3.14线-10线BCD译码器7442的设计（70）
3.3.24线-16译码器74154的设计（71）
3.3.33线-8线译码器74138的设计（72）
3.3.4七段显示译码器7448的设计（74）
3.4数据选择器的设计（76）
3.4.18选1数据选择器74151的设计（76）
3.4.2双4选1数据选择器74153的设计（77）
3.4.316选1数据选择器161mux的设计（78）
3.4.4三态输出8选1数据选择器74251的设计（79）
3.5数值比较器的设计（80）
3.5.14位数值比较器7485的设计（81）
3.5.28位数值比较器74684的设计（82）
3.5.3带使能控制的8位数值比较器74686的设计（83）
3.6奇偶校验器的设计（84）
3.6.18位奇偶产生器校验器74180的设计（84）
3.6.29位奇偶产生器74280（85）
3.7码转换器的设计（86）
3.7.1BCD编码之间的码转换器的设计（86）
3.7.2数制之间的码转换器的设计（88）
3.7.3明码与密码转换器的设计（92）
第4章触发器的设计（95）
4.1RS触发器的设计（95）
4.1.1基本RS触发器的设计（95）
4.1.2钟控RS触发器的设计（96）
4.2D触发器的设计（97）
4.2.1D锁存器的设计（98）
4.2.2D触发器的设计（98）
4.2.3集成D触发器的设计（99）
4.3JK触发器的设计（100）
4.3.1具有置位端的JK触发器7471的设计（100）
4.3.2具有异步复位的JK触发器7472（101）
4.3.3具有异步置位和共用异步复位与时钟的双JK触发器7478的设计（103）
第5章时序逻辑电路的设计（105）
5.1数码寄存器的设计（105）
5.1.18D锁存器74273的设计（105）
5.1.28D锁存器（三态输出）74373的设计（106）
5.2移位寄存器的设计（107）
5.2.14位移位寄存器74178的设计（107）
5.2.2双向移位寄存器74194的设计（108）
5.3计数器的设计（110）
5.3.1十进制同步计数器（异步复位）74160的设计（110）
5.3.24位二进制同步计数器（异步复位）74161的设计（112）
5.3.34位二进制同步计数器（同步复位）74163的设计（114）
5.3.44位二进制同步加减计数器74191的设计（115）
5.4专用数字电路的设计（116）
5.4.1顺序脉冲发生器的设计（116）
5.4.2序列信号发生器的设计（117）
5.4.3伪随机信号发生器的设计（118）
5.4.4序列信号检测器的设计（120）
5.4.5流水灯控制器的设计（121）
5.4.6抢答器的设计（122）
5.4.7串行数据检测器的设计（124）
第6章存储器的设计（128）
6.1RAM的设计（128）
6.2ROM的设计（129）
第7章数字电路系统的设计（132）
7.1数字电路系统的设计方法（132）
7.1.1数字电路系统设计的图形编辑方式（132）
7.1.2用元件例化方式实现系统设计（134）
7.28位串行加法器的设计（136）
7.2.1基本元件的设计（136）
7.2.28位串行加法器的顶层设计（139）
7.324小时计时器的设计（141）
7.3.1分频器gen_1s的设计（142）
7.3.260进制分频器的设计（142）
7.3.324进制分频器的设计（143）
7.3.424小时计时器的顶层设计（144）
7.4万年历的设计（145）
7.4.1控制器的设计（146）
7.4.2数据选择器mux_4的设计（146）
7.4.3数据选择器mux_16的设计（147）
7.4.4年月日计时器的设计（148）
7.4.5万年历的顶层设计（150）
7.5倒计时器的设计（152）
7.5.1控制器contr100_s的设计（152）
7.5.260进制减法计数器的设计（153）
7.5.324进制减法计数器的设计（154）
7.5.4100进制减法计数器的设计（155）
7.5.5倒计时器的顶层设计（155）
7.6交通灯控制器的设计（157）
7.6.1100进制减法计数器的设计（157）
7.6.2控制器的设计（158）
7.6.3交通灯控制器的顶层设计（159）
7.7出租车计费器的设计（160）
7.7.1计时器的设计（161）
7.7.2计费器的设计（162）
7.7.3出租车计费器的顶层设计（163）
7.8波形发生器的设计（164）
7.8.1计数器cnt256的设计（165）
7.8.2存储器rom0的设计（166）
7.8.3多路选择器mux_1的设计（168）
7.8.4波形发生器的顶层设计（169）
7.9数字电压表的设计（170）
7.9.1分频器clkgen的设计（170）
7.9.2控制器contr_2的设计（171）
7.9.3存储器myrom_dyb的设计（173）
7.9.4数字电压表的顶层设计（175）
7.108位十进制频率计设计（177）
7.10.1测频控制信号发生器TESTCTC的设计（177）
7.10.2十进制加法计数器CNT10X8的设计（178）
7.10.38位十进制锁存器reg4x8的设计（180）
7.10.4频率计的顶层设计（181）
第8章常用EDA软件（183）
8.1Quartus II 13.0软件（183）
8.1.1Quartus II软件的主界面（183）
8.1.2Quartus II的图形编辑输入法（184）
8.1.3Quartus II的文本编辑输入法（197）
8.1.4嵌入式逻辑分析仪的使用方法（199）
8.1.5嵌入式锁相环的设计方法（202）
8.1.6设计优化（206）
8.1.7Quartus II的RTL阅读器（207）
8.2ModelSim（208）
8.2.1ModelSim的图形用户交互方式（208）
8.2.2ModelSim的交互命令方式（211）
8.2.3ModelSim的批处理工作方式（213）
8.3基于MATLABDSP Builder的DSP模块设计（214）
8.3.1设计原理（214）
8.3.2DSP Builder的层次设计（224）
8.4Nios II嵌入式系统开发软件（225）
8.4.1Nios II的硬件开发（225）
8.4.2Qsys系统的编译与下载（229）
8.4.3Nios II嵌入式系统的软件调试（240）
8.4.4Nios II的常用组件与编程（244）
8.4.5基于Nios II的Qsys系统应用（252）
附录AVHDL的关键词（263）
参考文献（264）
|
| 內容試閱：
|
前 言
在20世纪90年代，国际上电子和计算机技术先进的国家，一直在积极探索新的电子电路设计方法和设计工具，并取得巨大成功。在电子设计技术领域，可编程逻辑器件PLD（Programmable Logic Device）的应用，已得到很好的普及，这些器件为数字系统的设计带来极大的灵活性。该器件可以通过软件编程而对其硬件结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷，极大地改变了传统的数字系统设计方法、设计过程和设计观念。随着可编程逻辑器件集成规模不断扩大、自身功能不断完善，以及计算机辅助设计技术的提高，使现代电子系统设计领域的电子设计自动化EDA（Electronic Design Automation）技术应运而生。传统的数字电路设计模式，如利用卡诺图的逻辑化简手段、布尔方程表达式设计方法和相应的中小规模集成电路的堆砌技术正在迅速地退出历史舞台。
本书是基于硬件描述语言HDL（Hardware Description Language）编写的。目前，国际最流行的、并成为（美国）电机及电子工程师学会IEEE（Institute of Electrical and Electronics Engineers）标准的两种硬件描述语言是VHDL和Verilog HDL，两种HDL各具特色。VHDL是超高速集成电路硬件描述语言（Very High Speed Integrated Circuit Hardware Description Language）的缩写，在美国国防部的支持下于1985年正式推出，是目前标准化程度最高的硬件描述语言。VHDL经过30多年的发展、应用和完善，以其强大的系统描述能力、规范的程序设计结构、灵活的语言表达风格和多层次的仿真测试手段，在电子设计领域受到了普遍的认同和广泛的接受，成为现代EDA领域的首选硬件描述语言。本书以VHDL作为数字电路与系统的设计工具。
本书共8章，首先介绍VHDL，然后介绍基于VHDL的常用数字电路和一些专用数字电路的设计。所谓常用数字电路是指用途比较广泛并形成集成电路产品的电路，例如TTL系列和CMOS系列的集成电路产品。专用数字电路是指具有特定功能的电路，例如序列序号发生器、序列序号检测器等，但它们没有现成的集成电路产品。另外，还介绍了一些通俗易懂的数字系统设计和一些常用的EDA软件。
第1章VHDL，介绍VHDL的语法规则、语句和仿真方法，为基于VHDL的数字电路及系统的设计打下基础。
第2章门电路的设计，介绍普通门、三态输出门和三态驱动门的设计。
第3章组合逻辑电路的设计，介绍算术运算电路、编码器、译码器、数据选择器、数据比较器、奇偶校验器和码转换器等组合逻辑电路的设计。
第4章触发器的设计，介绍基本RS触发器、钟控RS触发器、D触发器和JK触发器的设计。
第5章时序逻辑电路的设计，介绍数码寄存器、移位寄存器和计数器等常用时序逻辑电路的设计，还介绍顺序脉冲发生器、序列序号发生器、伪随机信号发生器、序列序号检测器、码转换器和串行数据检测器等专用数字电路的设计。
第6章存储器的设计，介绍只读存储器ROM和随机存储器RAM的设计。
第7章数字系统设计，首先介绍数字系统的设计方法，然后介绍串行加法器、24小时计时器、万年历、倒计时器、交通灯控制器、出租车计费器、波形发生器、数字电压表和数字频率计等系统电路的设计。
第8章常用EDA软件，介绍Quartus II 13.0、ModelSim、MatlabDSP Builder和Nios II等常用的EDA软件，供读者在进行数字电路及系统设计时参考。
本书中的所有VHDL程序都经过美国Altera公司的Quartus II软件的编译和仿真，或经过EDA实验开发系统平台验证，确保无误。为了使读者看清楚仿真结果，大部分设计的仿真结果是用Quartus II 9.0版本软件中的自带仿真工具（Waveform Editor）或Quartus II 13.0版本软件中的大学计划仿真工具（university program vwf）实现的。
本书由桂林电子科技大学江国强教授编著，如有不足之处，恳请读者指正。
E-mail：hmjgq@guet.edu.cn
地 址：桂林电子科技大学（541004）
电 话：（0773）5601095，13977393225
编著者
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
