新書推薦：
《
卫宫家今天的饭9 附画集特装版（含漫画1本+画集1本+卫宫士郎购物清单2张+特制相卡1张）
》
售價：HK$
132.2
《
万千教育学前·与幼儿一起解决问题：捕捉幼儿园一日生活中的教育契机
》
售價：HK$
47.0
《
史铁生：听风八百遍，才知是人间（2）
》
售價：HK$
55.8
《
量子网络的构建与应用
》
售價：HK$
109.8
《
拍电影的热知识：126部影片里的创作技巧（全彩插图版）
》
售價：HK$
109.8
《
大唐名城：长安风华冠天下
》
售價：HK$
87.4
《
情绪传染（当代西方社会心理学名著译丛）
》
售價：HK$
88.5
《
中国年画 1950-1990 THE NEW CHINA: NEW YEAR PICTURE 英文版
》
售價：HK$
236.0
|
| 編輯推薦： |
本书主要介绍集成电路工艺制程技术的发展过程，集成电路工艺制造技术从*初的BJT工艺制造技术发展到CMOS工艺制造技术，同时器件也从*初的BJT发展的MOSFET。由于体CMOS集成电路中所固有的寄生NPN和寄生PNP会组成的电路，它在一定的条件下被触发而形成低阻通路，从而产生大电流，并且由于正反馈电路的存在而形成闩锁，导致CMOS集成电路无法正常工作，甚至烧毁芯片，通常把该现象称为闩锁效应。
闩锁效应存在于体CMOS集成电路中，它一直是CMOS集成电路可靠性的一个潜在的严重问题，随着CMOS工艺技术的不断发展，工艺技术日趋先进，器件的特征尺寸越来越小，并且器件间的间距也越来越小，集成电路的器件密度越来越大，集成电路的闩锁效应变得越来越严重，特别是在IO电路中。
|
| 內容簡介： |
本书通过具体案例和大量彩色图片，对CMOS集成电路设计与制造中存在的闩锁效应（Latch-up）问题进行了详细介绍与分析。在介绍了CMOS集成电路寄生效应的基础上，先后对闩锁效应的原理、触发方式、测试方法、定性分析、改善措施和设计规则进行了详细讲解，随后给出了工程实例分析和寄生器件的ESD应用，为读者提供了一套理论与工程实践相结合的闩锁效应测试和改善方法。
本书面向从事微电子、半导体与集成电路行业的朋友，旨在给业内人士提供简单易懂并且与实际应用相结合的图书，同时也适合相关专业的本科生和研究生阅读。
|
| 關於作者： |
|
温德通，ESD设计工程师，毕业于西安电子科技大学科技大学微电子学院，从事集成电路工艺制程整合，器件、闩锁效应和ESD电路设计方向工作十余年。目前已出版图书《集成电路制造工艺与工程应用》和《CMOS集成电路闩锁效应》。
|
| 目錄：
|
目 录
写作缘由与编写过程
致谢
第1章 引言
1.1 闩锁效应概述
1.1.1 闩锁效应出现的背景
1.1.2 闩锁效应简述
1.2 闩锁效应的研究概况
1.3 小结
参考文献
第2章 CMOS集成电路寄生双极型晶体管
2.1 双极型晶体管原理
2.1.1 双极型晶体管的工艺结构
2.1.2 双极型晶体管的工作原理
2.1.3 双极型晶体管的击穿电压
2.1.4 利用双极型晶体管分析PNPN的闩锁效应
2.2 CMOS集成电路中的寄生效应
2.2.1 CMOS中的阱电阻
2.2.2 CMOS中的寄生双极型晶体管
2.2.3 HV- CMOS中的寄生双极型晶体管
2.2.4 BCD中的寄生双极型晶体管
2.3 小结
参考文献
第3章 闩锁效应的分析方法
3.1 闩锁效应的分析技术
3.1.1 传输线脉冲技术
3.1.2 直流测量技术
3.2 两种结构的闩锁效应简介
3.2.1 PNPN闩锁效应
3.2.2 NPN闩锁效应
3.3 小结
参考文献
第4章 闩锁效应的物理分析
4.1 闩锁效应的触发机理分类
4.1.1 NW衬底电流触发
4.1.2 PW衬底电流触发
4.1.3 NW和PW衬底电流同时触发
4.2 闩锁效应的触发方式
4.2.1 输出或者输入管脚的浪涌信号引起PN结导通
4.2.2 电源管脚的浪涌信号引起击穿或者穿通
4.2.3 电源上电顺序引起的闩锁效应
4.2.4 场区寄生MOSFET
4.2.5 光生电流
4.2.6 NMOS热载流子注入
4.3 小结
参考文献
第5章 闩锁效应的业界标准和测试方法
5.1 JEDEC概述
5.2 闩锁效应的测试
5.2.1 电源过电压测试V- test
5.2.2 过电流测试I- test
5.3 与无源元件相连的特殊管脚
5.3.1 特殊性质的管脚
5.3.2 特殊管脚的案例
5.4 闩锁失效判断
5.5 实际案例
5.5.1 过电压测试V- test案例
5.5.2 过电流测试I- test案例
5.6 小结
参考文献
第6章 定性分析闩锁效应
6.1 实际工艺定性分析
6.1.1 MOS器件之间的闩锁效应
6.1.2 二极管之间的闩锁效应
6.1.3 二极管与MOS器件之间的闩锁效应
6.1.4 N型阱与1.8V PMOS13.5V PMOS之间的闩锁效应
6.1.5 N型阱与1.8V P- diode 13.5V P- diode之间的闩锁效应
6.2 特定条件定性分析
6.2.1 电压定性分析
6.2.2 版图定性分析
6.3 小结
第7章 触发闩锁效应的必要条件
7.1 物理条件
7.1.1 回路增益βn βp 1
7.1.2 阱等效电阻 Rn 和 Rp 足够大
7.1.3 形成低阻通路
7.2 电路偏置条件
7.2.1 电源电压大于自持电压
7.2.2 瞬态激励足够大
7.2.3 适合的偏置条件
7.3 小结
第8章 闩锁效应的改善方法
8.1 版图级抗闩锁措施
8.1.1 减小 Rn 和 Rp
8.1.2 减小βn 和βp
8.1.3 加少子和多子保护环
8.2 工艺级抗闩锁措施
8.2.1 外延CMOS技术
8.2.2 NBL深埋层技术
8.2.3 SoI CMOS技术
8.2.4 深沟槽隔离技术
8.2.5 倒阱工艺技术
8.2.6 增大NW结深
8.3 电路级抗闩锁措施
8.3.1 串联电阻
8.3.2 反偏阱
8.4 小结
参考文献
第9章 闩锁效应的设计规则
9.1 IO电路的设计规则
9.1.1 减小寄生双极型晶体管放大系数
9.1.2 改善阱等效电阻
9.1.3 加少子和多子保护环
9.2 内部电路的设计规则
9.2.1 抑制瞬态激励
9.2.2 防止自身寄生双极型晶体管开启
9.3 小结
参考文献
第10章 闩锁效应的实例分析
10.1 器件之间的闩锁效应
10.1.1 输出电路18V PMOS与18V NMOS之间的闩锁效应
10.1.2 内部电路5V PMOS与5V NMOS之间的闩锁效应
10.1.3 电源保护电路13.5V P- diode与13.5V NMOS之间的闩锁效应
10.2 器件与阱之间的闩锁效应
10.3 闩锁效应测试击毁Poly电阻
10.4 小结
第11章 寄生器件的ESD应用
11.1 寄生NPN的ESD应用
11.1.1 NMOS寄生NPN
11.1.2 寄生NPN非均匀导通问题
11.1.3 GTNMOS电源钳位保护电路
11.1.4 STNMOS电源钳位保护电路
11.2 寄生PNPN的ESD应用
11.2.1 CMOS寄生PNPN
11.2.2 寄生PNPN电源钳位ESD保护电路
11.2.3 PNPN结构的设计规则
11.3 小结
总结
|
| 內容試閱：
|
我于2014年开始着手编写关于CMOS集成电路制造工艺、闩锁效应和ESD电路设计方面的图书，历时四年有余，在2018年完成了所有内容的谋篇布局、收集素材和编写工作，因为内容过于庞大，牵扯的知识面太广，所以后期决定把这一系列的内容改编成“CMOS集成电路三部曲”，主要内容分别是“CMOS集成电路制造工艺”“CMOS集成电路闩锁效应”和“CMOS集成电路ESD电路设计”。2018年8月，第一本书《集成电路制造工艺与工程应用》出版，在读者中获得了不错的反响。第二本书就是本书——《CMOS集成电路闩锁效应》。第三本书是关于CMOS集成电路ESD电路设计的内容，书名和具体的出版时间还没有定。
2010年11月，我加入晶门科技有限公司负责工艺和闩锁效应等方面的工作，因为当时我刚工作两年多，知识面比较窄，对闩锁效应的认知只停留在概念层面，对于实际芯片闩锁效应的触发方式、测试方法、物理机理和改善方法知之甚少，所以短期内提高自己集成电路闩锁效应的知识成为首要任务。我从那时开始收集和阅读一些关于闩锁效应的论文和书籍，但是当时市面上并没有实用性很强的系统介绍闩锁效应的论文和书籍，所以只能从极个别的论文和书籍中吸取零散的知识。其中，给我印象最深的是R.R.特劳特曼编写的《CMOS技术中的闩锁效应 问题及其解决方法》一书，该书在闩锁效应的触发方式和改善措施方面总结得非常好，给了我很大启发和帮助，使我受益匪浅。在后期的工作中，我不断尝试各种验证闩锁效应的测试电路，以及分析各种芯片闩锁效应失效的案例，并尝试利用闩锁效应的基本理论解释实际案例。在多年的芯片项目和案例分析中，我对闩锁效应的理论认识不断加深，逐渐形成了一套与实际应用相结合的闩锁效应理论和分析方法，便有了把这套理论和方法编写成书的想法。
《CMOS集成电路闩锁效应》的整个编写过程不是按目前的成书章节顺序进行的，目前的章节顺序是按读者的阅读习惯和介绍闩锁效应的一般逻辑顺序进行排布的。最初的内容大体架构可分成四大部分，它们的内容和顺序如下：
第一部分内容包含闩锁效应发生的背景、寄生双极型晶体管的理论、闩锁效应的触发方式和改善闩锁效应的方法，该部分内容是闩锁效应的入门内容，即本书的第1章“引言”、第2章“CMOS集成电路寄生双极型晶体管”、第4章“闩锁效应的物理分析”和第8章“闩锁效应的改善方法”。
第二部分内容包含从应用层介绍闩锁效应的设计规则并进行实例分析，该部分内容是闩锁效应的进阶内容，即本书的第9章“闩锁效应的设计规则”和第10章“闩锁效应的实例分析”。
第三部分内容包含闩锁效应的分析方法、标准及测试方法、利用闩锁效应的定性分析方法分析实际项目和触发闩锁效应的必要条件，该部分内容是闩锁效应的高级内容，即本书的第3章“闩锁效应的分析方法”、第5章“闩锁效应的业界标准和测试方法”、第6章“定性分析闩锁效应”和第7章“触发闩锁效应的必要条件”。掌握了该部分内容的读者已经是闩锁效应的专业工程人员了。
第四部分内容只包含第11章“寄生器件的ESD应用”，介绍寄生NPN和PNPN结构在ESD方面的应用，这部分内容是闩锁效应的扩展内容，掌握了该部分内容的读者可以把自己的技能向着ESD电路设计方向发展。
在上述的基础上，《CMOS集成电路闩锁效应》的具体编写过程如下：
第一部分第一步：编写第1章的内容，这章内容有一些来自本人已出版的《集成电路制造工艺与工程应用》的第1章。1.1节介绍闩锁效应出现的背景，目的是引出闩锁效应。该节内容主要介绍集成电路制造工艺是如何从双极型工艺技术一步一步发展到CMOS工艺技术，首先从双极型工艺技术到PMOS工艺技术，再到NMOS工艺技术。在功耗方面，双极型工艺技术和NMOS工艺技术都遇到了功耗问题，最后引出低功耗的CMOS工艺技术，而CMOS工艺技术中固有的寄生NPN和PNP会相互耦合形成PNPN结构，在一定条件下PNPN结构会被触发形成低阻通路，产生大电流和高温烧毁集成电路。1.2节介绍闩锁效应的研究概况，包括为了改善集成电路闩锁效应问题的技术，例如重掺杂外延埋层工艺降低衬底等效电阻，双阱CMOS可以分别调节NW和PW的掺杂浓度降低它们的等效电阻，深沟槽隔离技术降低寄生双极型晶体管的放大系数，倒阱工艺技术降低生双极型晶体管的放大系数和降低衬底等效电阻等。
第一部分第二步：编写第2章的内容，2.1节是双极型晶体管原理，主要介绍双极型晶体管的工作原理，该节内容是闩锁效应物理分析的基础。2.2节介绍CMOS集成电路中阱等效电阻和寄生PNPN结构，目的是让读者理解CMOS集成电路中寄生PNPN结构是如何形成的，以及理解等效电路架构。
第一部分第三步：编写第4章的内容。4.1节主要介绍闩锁效应的触发机理分类，闩锁效应主要是由于PW或者NW衬底电流在阱等效电阻上形成欧姆压降导通寄生NPN或者PNP触发的。4.2节主要介绍闩锁效应的触发方式，例如输出或者输入管脚的浪涌信号引起PN结导通 、电源管脚的浪涌信号引起击穿或者穿通、电源上电顺序引起的闩锁效应 、场区寄生MOSFET 、光生电流 和NMOS热载流子注入等。
第一部分第四步：编写第8章的内容，即闩锁效应的
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
