新書推薦：
《
中国官僚政治研究（一部洞悉中国政治制度演变的经典之作）
》
售價：HK$
62.7
《
锂电储能产品设计及案例详解
》
售價：HK$
110.9
《
首辅养成手册（全三册）（张晚意、任敏主演古装剧《锦绣安宁》原著小说）
》
售價：HK$
121.0
《
清洁
》
售價：HK$
65.0
《
组队：超级个体时代的协作方式
》
售價：HK$
77.3
《
第十三位陪审员
》
售價：HK$
53.8
《
微观经济学（第三版）【2024诺贝尔经济学奖获奖者作品】
》
售價：HK$
155.7
《
Python贝叶斯深度学习
》
售價：HK$
89.4
|
| 內容簡介： |
|
本书以Xilinx公司（目前已被AMD公司收购）的7系列FPGA、UltraScale/UltraScale+ FPGA和Versal ACAP内部架构为基础，介绍与之匹配的RTL代码的风格（采用VHDL语言）和基于Vivado的设计分析方法。全书共10章，包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法，也包含扇出和布线拥塞的优化方法。本书可供电子工程领域的本科生和研究生学习参考，也可供FPGA工程师和自学者参考使用。
|
| 關於作者： |
|
高亚军，FPGA技术分享者，设计优化和时序收敛专家，Vivado工具使用专家，数字信号处理专家，现任Xilinx资深战略应用工程师，多年来使用Xilinx FPGA实现数字信号处理算法，对Xilinx FPGA器件架构、开发工具Vivado/Vitis HLS/Model Composer及其设计理念有深厚的理论和实战经验。
|
| 目錄：
|
|
第1章 FPGA技术分析11.1 芯片架构的演变11.2 设计方法的演变151.3 面临的挑战201.4 四大基本原则221.4.1 硬件原则231.4.2 同步原则241.4.3 流水原则251.4.4 面积与速度的平衡与互换原则271.5 性能指标291.6 思考空间31第2章 优化时钟网络322.1 时钟资源322.1.1 7系列FPGA中的时钟资源322.1.2 UlatraScale/UltraScale+ FPGA中的时钟资源422.1.3 Versal ACAP中的时钟资源472.2 时钟偏移522.3 时钟抖动642.4 安全的时钟启动方式712.5 时钟规划752.6 创建输出时钟792.7 思考空间80第3章 优化组合逻辑813.1 组合逻辑资源813.2 译码器与编码器823.2.1 译码器代码风格823.2.2 编码器代码风格933.3 多路复用器与多路解复用器1043.3.1 多路复用器代码风格1043.3.2 多路解复用器代码风格1173.4 加法器与累加器1193.4.1 加法器代码风格1193.4.2 累加器代码风格1343.5 其他组合逻辑电路1493.5.1 移位器代码风格1493.5.2 比较器代码风格1533.5.3 奇偶校验电路代码风格1663.5.4 二进制码与格雷码互转电路代码风格1673.6 避免组合逻辑环路1703.7 思考空间171第4章 优化触发器1724.1 触发器资源1724.1.1 7系列FPGA中的触发器资源1724.1.2 UltraScale/UltraScale+ FPGA中的触发器资源1744.1.3 Versal ACAP中的触发器资源1754.2 建立时间和保持时间1794.3 亚稳态1814.4 控制集1844.5 复位信号的代码风格1894.5.1 异步复位还是同步复位1894.5.2 全局复位还是局部复位1924.5.3 是否需要上电复位1954.6 同步边沿检测电路代码风格1994.7 串并互转电路代码风格2014.8 避免意外生成的锁存器2064.9 思考空间209第5章 优化移位寄存器2115.1 移位寄存器资源2115.1.1 7系列FPGA中的移位寄存器资源2115.1.2 UltraScale/UltraScale+ FPGA中的移位寄存器资源2125.1.3 Versal ACAP中的移位寄存器资源2125.2 移位寄存器的代码风格2165.3 移位寄存器的应用场景2275.4 管理时序路径上的移位寄存器2285.5 思考空间232第6章 优化存储器2346.1 存储器资源2346.1.1 分布式RAM2346.1.2 BRAM2356.1.3 UltraRAM2426.2 单端口RAM代码风格2466.3 简单双端口RAM代码风格2666.4 真双端口RAM代码风格2766.5 RAM的初始化与ROM代码风格2846.6 同步FIFO代码风格2876.7 异步FIFO代码风格3016.8 平衡BlockRAM的功耗与性能3106.9 异构RAM3126.10 以IP方式使用RAM和FIFO3126.11 以XPM方式使用RAM或FIFO3196.12 管理时序路径上的BRAM和UltraRAM3226.13 思考空间328第7章 优化乘加运算单元3297.1 乘加器资源3297.1.1 7系列FPGA中的乘加器资源3297.1.2 UltraScale/UltraScale+ FPGA中的乘加器资源3327.1.3 Versal ACAP中的乘加器资源3327.2 以乘法为核心运算的代码风格3357.3 复数乘法运算代码风格3637.4 向量内积代码风格3787.5 以加法为核心运算的电路结构3807.6 管理时序路径上的乘加器3867.7 思考空间387第8章 优化状态机3888.1 基本概念3888.2 状态机代码风格3908.3 状态编码方式4108.4 基于ROM的控制器4138.5 思考空间416第9章 优化扇出4179.1 生成扇出报告4179.2 利用设计流程降低扇出4199.3 利用约束降低扇出4219.4 从代码层面降低扇出4249.5 改善扇出的正确流程4249.6 思考空间425第10章 优化布线拥塞42610.1 布线拥塞的三种类型42610.2 利用设计流程改善布线拥塞42810.3 利用约束缓解布线拥塞42910.4 从代码层面降低布线拥塞程度43010.5 缓解布线拥塞的正确流程43010.6 思考空间432
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
