登入帳戶  | 訂單查詢  | 購物車/收銀台(0) | 在線留言板  | 付款方式  | 運費計算  | 聯絡我們  | 幫助中心 |  加入書簽
會員登入 新用戶登記
HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類瀏覽雜誌 臺灣用戶
品種:超過100萬種各類書籍/音像和精品,正品正價,放心網購,悭钱省心 服務:香港台灣澳門海外 送貨:速遞郵局服務站

新書上架簡體書 繁體書
暢銷書架簡體書 繁體書
好書推介簡體書 繁體書

十月出版:大陸書 台灣書
九月出版:大陸書 台灣書
八月出版:大陸書 台灣書
七月出版:大陸書 台灣書
六月出版:大陸書 台灣書
五月出版:大陸書 台灣書
四月出版:大陸書 台灣書
三月出版:大陸書 台灣書
二月出版:大陸書 台灣書
一月出版:大陸書 台灣書
12月出版:大陸書 台灣書
11月出版:大陸書 台灣書
十月出版:大陸書 台灣書
九月出版:大陸書 台灣書
八月出版:大陸書 台灣書

『簡體書』数字SoC设计、验证与实例

書城自編碼: 3907340
分類:簡體書→大陸圖書→工業技術電子/通信
作者: 王卫江 薛丞博 高巍 张靖奇
國際書號(ISBN): 9787111732433
出版社: 机械工业出版社
出版日期: 2023-09-01

頁數/字數: /
書度/開本: 16开 釘裝: 平装

售價:HK$ 156.1

我要買

 

** 我創建的書架 **
未登入.


新書推薦:
中国近现代名家精品——项维仁:工笔侍女作品精选
《 中国近现代名家精品——项维仁:工笔侍女作品精选 》

售價:HK$ 66.1
宋瑞驻村日记(2012-2022)
《 宋瑞驻村日记(2012-2022) 》

售價:HK$ 115.6
汗青堂丛书138·帝国的切口:近代中国口岸的冲突与交流(1832-1914)
《 汗青堂丛书138·帝国的切口:近代中国口岸的冲突与交流(1832-1914) 》

售價:HK$ 127.4
人世事,几完缺 —— 啊,晚明
《 人世事,几完缺 —— 啊,晚明 》

售價:HK$ 115.6
樊树志作品:重写明晚史系列(全6册 崇祯传+江南市镇的早期城市化+明史十二讲+图文中国史+万历传+国史十六讲修订版)
《 樊树志作品:重写明晚史系列(全6册 崇祯传+江南市镇的早期城市化+明史十二讲+图文中国史+万历传+国史十六讲修订版) 》

售價:HK$ 498.0
真谛全集(共6册)
《 真谛全集(共6册) 》

售價:HK$ 1156.4
敦煌通史:魏晋北朝卷
《 敦煌通史:魏晋北朝卷 》

售價:HK$ 162.3
唯美手编16:知性优雅的编织
《 唯美手编16:知性优雅的编织 》

售價:HK$ 54.9

 

建議一齊購買:

+

HK$ 163.8
《动目标显示与脉冲多普勒雷达 (MATLAB程式设计)》
+

HK$ 253.8
《Xilinx FPGA数字信号处理系统设计指南:从HDL、S》
+

HK$ 146.2
《光传送网 OTN 技术、设备及工程应用》
+

HK$ 133.5
《数字逻辑基础与Verilog设计(原书第3版)》
+

HK$ 57.0
《白光LED用红色荧光粉发光性能研究》
+

HK$ 59.4
《微电子与集成电路设计导论》
內容簡介:
本书聚焦于数字片上系统(SoC)设计领域,从数字集成电路的发展历程与基础知识入手,首先介绍了硬件描述语言Verilog HDL的设计规则和核心EDA工具VIVADO与Design Compiler的使用方法,随后详细讨论了数字SoC设计、验证过程中的关键技术,并对难点问题进行了归纳和总结。此外,本书提供了多个数字SoC设计、验证的实际案例,循序渐进地向读者展示了数字SoC从规划、设计、仿真、验证再到综合实现的全流程。本书内容由浅入深,能使读者深刻了解数字SoC设计过程和基本方法,既适合作为微电子与集成电路专业的高年级本科生及从事数字SoC领域研究的研究生的教材,又可为从事相关技术的初期从业人员提供技术参考。
目錄
前言第1章数字集成电路与SoC介绍11.1数字集成电路技术11.1.1数字集成电路技术的发展历史11.1.2数字集成电路技术基础31.2SoC211.2.1SoC技术简介211.2.2SoC设计流程241.2.3两种SoC设计流程实例25第2章数字SoC的设计基础292.1硬件描述语言292.1.1硬件描述语言与软件编程语言的区别292.1.2硬件描述语言的发展历史302.1.3Verilog HDL的可重复性302.1.4硬件抽象级的模型类型312.2Verilog HDL基本语法312.2.1模块的基本概念312.2.2常量及其数据类型322.2.3变量及其数据类型342.2.4运算符及表达式352.2.5块语句422.2.6赋值语句432.2.7结构语句 442.2.8条件语句和循环语句452.2.9testbench的编写482.3Verilog HDL与数字电路502.3.1数字电路的类型502.3.2Verilog HDL的可综合与不可综合512.3.3组合逻辑电路的Verilog HDL实例522.3.4时序逻辑电路的Verilog HDL实例532.3.5状态机的Verilog HDL实例55第3章FPGA开发工具——VIVADO基础入门593.1FPGA与VIVADO基本介绍593.1.1FPGA基础原理介绍593.1.2以Xilinx7系列为例的 FPGA 内部结构简介603.1.3VIVADO操作界面简介673.2VIVADO中的仿真723.2.1仿真的含义723.2.2仿真的分类723.3VIVADO中的综合基础723.3.1综合的含义723.3.2综合策略介绍733.4VIVADO中的实现基础773.4.1实现的含义773.4.2实现的过程简介783.5VIVADO中的约束管理813.5.1约束的含义813.5.2创建约束的两种方式823.6VIVADO中的IP核863.6.1IP核的概念863.6.2IP核的分类863.7VIVADO示例——并行乘法器设计、仿真、综合及其IP核的定制与调用893.7.1四位二进制并行乘法器设计原理893.7.2四位并行乘法器代码编写以及分析903.7.3仿真设计文件代码编写923.7.4在VIVADO软件中进行乘法器设计923.7.5在VIVADO软件中进行仿真操作1003.7.6在VIVADO软件中进行综合操作1073.7.7并行乘法器IP核的定制1083.7.8并行乘法器IP核的调用1153.8VIVADO示例——全流程实现基于7Z-Lite开发板的流水灯功能1193.8.1流水灯代码编写1193.8.2流水灯代码的行为级仿真1203.8.3综合及引脚约束1213.8.4流水灯实现过程1223.8.5流水灯配置文件生成与下载125第4章Design Compiler的使用1274.1Design Compiler介绍1274.1.1ASIC全流程1274.1.2Design Compiler流程概述1284.1.3Design Compiler配置1294.2Synopsys工艺库使用1334.2.1什么是工艺库1334.2.2库的结构1344.2.3库类1354.2.4库级属性1354.2.5环境描述1374.2.6单元描述1424.2.7延时模型与计算1434.3设计与环境约束1454.3.1环境约束1454.3.2设计约束1494.3.3时钟约束1544.3.4综合示例1564.4优化设计1594.4.1DC的两种综合模式1594.4.2DC自动优化的三大阶段1604.4.3结构级优化1614.4.4逻辑级优化1644.4.5门级优化1664.4.6多个实例解析1674.4.7编译设计1674.4.8层次划分1694.4.9优化时钟网络1714.4.10优化面积172第5章高级数字SoC设计与验证1735.1时钟域1735.1.1时钟域的基本概念1735.1.2同步与异步1745.1.3门控时钟1805.1.4跨时钟域1845.1.5非理想时钟1945.2静态时序分析1965.2.1静态时序分析基本概念1965.2.2静态时序分析相关参数1975.2.3时序路径2015.2.4关键参数计算2025.2.5时序违例的修复方法2025.2.6FPGA时序分析2065.3数字SoC验证2115.3.1验证的基本概念 2115.3.2UVM验证方法学2125.3.3验证的策略2195.3.4验证的方法2255.3.5验证的评估2275.3.6验证案例228第6章基于FPGA的数字SoC设计2436.1设计需求2436.2设计方案2436.2.1SoC整体架构2436.2.2串口简介2446.2.3AMBA总线简介2506.2.4ARM Cortex-M0+微处理器简介2616.3系统设计2656.3.1系统硬件搭建2656.3.2C语言控制程序编写2686.4功能仿真2716.4.1UART模块仿真2716.4.2挂载于APB的UART模块仿真2786.4.3基于Cortex-M0+的SoC仿真2786.5SoC综合与布局布线281第7章AES加密模块设计2857.1AES算法简介2857.1.1AES加密算法原理2857.1.2AES加密模块算法实现2887.2AES算法硬件加速模块设计2927.2.1整体接口设计2927.2.2顶层模块设计2937.2.3输入模块接口设计2957.2.4输入模块状态机设计2957.2.5加密核模块接口设计2987.2.6加密核模块2997.2.7输出模块接口设计3057.2.8输出模块设计3057.3AES算法硬件加速模块仿真3077.3.1Testbench编写3077.3.2ModelSim仿真3087.3.3仿真结果分析3157.3.4ModelSim仿真中可能出现的问题3167.3.5其他ModelSim常用操作3187.4AES算法硬件加速模块综合3197.4.1脚本文件介绍3197.4.2设计文件修改3247.4.3Design Compiler综合操作3257.4.4综合结果分析329参考文献334
內容試閱
进入21世纪以来,以片上系统(System on Chip,SoC)为代表的数字集成电路技术进入了飞速发展阶段。SoC技术经过工业界、学术界的深入研究与反复实践,其兼顾软件灵活性与硬件高效性的优势已经日益显著并获得了广泛认可。随着半导体制造工艺技术的进步,单颗SoC的晶体管集成规模不断扩大。与此同时,随着SoC技术的应用场景变得更为广泛,SoC所需集成的功能日趋复杂化。因此,掌握复杂SoC的设计能力尤为重要。近年来,我国半导体行业暴露出“缺芯少魂”的软肋。虽然历经数年的努力追赶,我国已经基本掌握了半导体行业的关键技术,但一些关键技术仍与世界一流水平存在差距,实现我国半导体行业的“自主可控”道阻且长。与此同时,随着我国信息技术水平的不断深化与发展,集成电路产业已经成为我国国民经济持续增长、高新技术不断取得新进展的重要支柱。可以预见,在未来相当长的时间里,芯片技术仍是制约我国发展的“卡脖子”关键技术。然而,我国半导体行业面临技术水平相对落后、关键技术依赖国际产业链、国内现有从业人员技术水平参差不齐、国内相关人才储备不足的困境。在可预见的未来,我国面临半导体行业与世界其他国家脱钩的风险。因此,加快我国半导体行业关键技术人才的培养迫在眉睫。目前我国缺少以工程实践为导向的关于SoC技术的教材与参考书,基于多年来的科研与教学经验,我们发现国内高等院校中数字集成电路领域的理论知识与工程实践存在一定脱节。本书的编写初衷是在数字SoC设计领域,架构一座连接本科生、研究生教学课程至工业界成熟解决方案的桥梁,形成从理论知识到工程实践的清晰脉络。因此,本书所希望覆盖的读者人群包括完成微电子与集成电路专业基础课程学习的高年级本科生、从事数字SoC设计方向研究的研究生与相关领域的初期从业人员。数字集成电路设计并非初学者可以在短时间内快速入门的专业,一方面,它既要求从业人员具备扎实的学科基础知识,以此来分析现有的设计案例,掌握成熟的电子设计自动化工具;另一方面,它又要求从业者具备丰富的实践经验,通过大量的工程实践不断加深对理论的理解。本书的编写风格紧紧围绕以上理念展开。第1章对数字集成电路与SoC进行介绍,第2~4章关于数字SoC设计基础的内容主要面向刚刚进入本领域学习的人员,如本科生、低年级研究生。第1章针对行业发展历史与基础性知识进行了翔实的介绍,对高年级本科生专业课中与数字集成电路设计相关的内容进行了针对性的知识回顾。第2~4章针对数字SoC设计过程中的硬件描述语言与电子设计自动化工具进行了详细的入门介绍,已经具备数字集成电路基础知识的初学者可以参考其中的案例进行一定的初步摸索实践。第5章针对数字SoC设计中的关键步骤、难点内容进行了针对性的详细讲解。该章的知识性与技术性内容非常深入,不再赘述浅显的知识或常见的问题,因此该章适合高年级的研究生或具备一定开发经验的从业人员进行学习和参考。第6章与第7章讲述基于FPGA与ASIC的数字SoC设计,以简单的片上系统设计项目为案例,对数字SoC设计的流程进行了讲解。这两章内容适合已经完成前5章学习的研究生或具备SoC设计经验的从业人员进行学习和参考。本书凝结了北京理工大学集成电路与电子学院微电子技术研究所SoC团队近10年的集体智慧与经验,全书由王卫江统稿,由王卫江、薛丞博、高巍、张靖奇共同执笔完成。感谢同事王兴华老师、高巍老师与薛丞博老师提供数字SoC设计领域丰富的工程实践经验总结与多年科研教学材料。感谢来自SoC课题组的博士研究生张靖奇,硕士研究生李泽英、朱翔宇、张拓锋、李志慧、宣卓、黄彦杰、何祥、陈任阳、孟庆旭、刘美兰、孔繁聪、蒲康然、李鸿烁、周炜然、蒋宇杰等同学对本书的编写和出版工作做出的积极努力。由于篇幅有限,对于本书中提及与引用的参考文献作者无法一一列出致谢,他们的工作为本书提供了强有力的理论和工程实践的支撑。在此,向他们一并致以由衷的感谢!由于时间仓促,不足与错误之处望读者批评指正!王卫江2023年3月

 

 

書城介紹  | 合作申請 | 索要書目  | 新手入門 | 聯絡方式  | 幫助中心 | 找書說明  | 送貨方式 | 付款方式 香港用户  | 台灣用户 | 大陸用户 | 海外用户
megBook.com.hk
Copyright © 2013 - 2024 (香港)大書城有限公司  All Rights Reserved.