新書推薦：
《
少女映像室 唯美人像摄影从入门到实战
》
售價：HK$
110.9
《
詹姆斯·伍德系列：不负责任的自我：论笑与小说（“美国图书评论奖”入围作品 当代重要文学批评家詹姆斯·伍德对“文学中的笑与喜剧”的精湛研究）
》
售價：HK$
87.4
《
武当内家散手
》
售價：HK$
50.4
《
诛吕：“诸吕之乱”的真相与吕太后时期的权力结构
》
售價：HK$
99.7
《
炙野（全2册）
》
售價：HK$
78.2
《
女人的胜利
》
售價：HK$
55.9
《
数据有道：数据分析+图论与网络+微课+Python编程（鸢尾花数学大系：从加减乘除到机器学习）
》
售價：HK$
266.6
《
500万次倾听：陪伤心的人聊聊
》
售價：HK$
53.8
|
| 編輯推薦： |
|
本书是一本适用于电子信息工程、集成电路设计类专业的集成电路设计方面入门级教材，内容涵盖集成电路设计相关的基础知识，包括设计方法学、生产工艺、EDA相关微电子学基础知识、基本软件工具的使用、设计步骤、Verilog HDL硬件描述语言、测试方法、可测试性设计和SOC设计等。
|
| 內容簡介： |
本书适宜做为电子工程类专业读者的集成电路设计方面的教材，其建设目标是：期望读者通过对本教材的学习，使读者对数字系统集成电路设计所需基本知识有一个较全面的了解和掌握；同时，根据对应专业的特点，使读者对集成电路可测试性设计有关知识和当今较先进的集成电路设计方法、及Verilog HDL在集成电路设计全过程的运用也有所了解。
为此，本教材内容将涵盖设计方法学、生产工艺、EDA软件工具、相关微电子学基础知识、集成电路设计步骤、Verilog HDL硬件描述语言、集成电路测试方法、可测试性设计和SoC设计等集成电路设计方面的关键知识点
|
| 關於作者： |
|
李娇，博士，上海大学讲师。主要研究方向：集成电路设计与可测性设计，机器视觉及应用等。承担多项国家及省部级项目，发表多篇学术论文，获得授权专利5项。
|
| 目錄：
|
第1章集成电路设计进展
1.1引言
1.1.1集成电路的发展简史
1.1.2集成电路制造工艺的发展
1.1.3集成电路产业结构经历的变革
1.1.4集成电路与电子信息技术
1.2集成电路设计需具备的关键条件及分类方式
1.2.1集成电路设计需具备的4个关键条件
1.2.2集成电路的分类方式
1.3集成电路设计方法与EDA工具发展趋势
1.3.1集成电路设计方法的演变
1.3.2常用的集成电路设计方法
1.3.3集成电路EDA工具的发展趋势
习题
参考文献
第2章集成电路制造工艺
2.1集成电路制造工艺与制造流程介绍
2.1.1集成电路制造工艺介绍
2.1.2CMOS工艺简介
2.1.3以硅工艺为基础的集成电路生产制造流程
2.2CMOS电路版图
2.2.1CMOS逻辑电路
2.2.2CMOS版图设计（基于CMOS反相器）
2.3系统中各种延迟特性分析
2.3.1延迟特性简介
2.3.2CMOS反相器的门延迟
2.3.3其他延迟
2.4集成电路制造工艺的新技术与新发展
参考文献
第3章数字集成电路设计描述与仿真
3.1数字集成电路的设计描述
3.1.1数字集成电路的层次化设计及描述域
3.1.2集成电路设计的描述方式
3.2集成电路逻辑仿真与时序分析
3.2.1集成电路设计验证
3.2.2集成电路设计验证中的逻辑仿真
3.2.3集成电路设计中的时序分析
3.2.4逻辑仿真与时序分析不足
3.3仿真建模与仿真流程
3.3.1数字系统仿真模型的建立
3.3.2数字系统仿真流程
3.4常用集成电路逻辑仿真工具介绍
3.4.1ModelSim工具
3.4.2VCS工具
3.4.3Quartus Ⅱ工具
3.4.4Cadence公司逻辑仿真工具
3.4.5Prime Time工具
3.5系统验证
3.5.1验证方法学和验证语言
3.5.2UVM简介
3.5.3基于System Verilog的UVM类库
3.5.4UVM举例
习题
参考文献
第4章数字集成电路设计综合
4.1设计综合概述
4.1.1设计综合发展及分类
4.1.2集成电路高层次综合简述
4.1.3集成电路版图综合简述
4.2集成电路逻辑综合
4.2.1概述
4.2.2HDL编码风格与逻辑综合
4.2.3设计约束的施加
4.2.4设计约束的估算
4.2.5高级时钟约束
4.3DC工具使用流程
4.3.1DC图形模式使用
4.3.2DC命令模式使用
习题
参考文献
第5章集成电路测试与可测试性设计
5.1集成电路测试技术概述
5.1.1集成电路测试原理
5.1.2集成电路测试的分类
5.1.3自动测试设备介绍
5.2数字集成电路中的故障模型
5.2.1缺陷、失效和故障的概念与区别
5.2.2常用的几种故障模型
5.2.3故障的压缩和故障冗余
5.3逻辑模拟和故障模拟
5.3.1逻辑模拟算法
5.3.2故障模拟算法
5.4组合电路测试生成
5.4.1代数法
5.4.2路径敏化法
5.4.3D算法
5.4.4组合电路测试生成算法总结
5.5可测试性设计
5.5.1专用可测试性设计技术
5.5.2扫描路径法
5.5.3边界扫描法
5.5.4内建自测试法
5.6SoC测试技术
5.6.1基于核的SoC测试的基本问题
5.6.2SoC测试结构
5.6.3IEEE P1500标准
5.6.4SoC的测试策略
5.7纳米技术时代测试技术展望
习题
参考文献
第6章Verilog HDL数字系统设计
6.1Verilog HDL入门知识
6.1.1Verilog HDL概述
6.1.2Verilog HDL设计方法
6.1.3Verilog HDL中的模块
6.1.4Verilog HDL中对所用词的约定法则
6.1.5数、数据类型与变量
6.1.6运算表达式中的运算符与操作数
6.2Verilog HDL行为描述与建模
6.2.1行为建模的基本程序架构
6.2.2块结构
6.2.3块结构中的常用程序语句
6.2.4赋值语句
6.2.5块结构中的时间控制
6.2.6行为描述与建模中的任务和函数
6.3Verilog HDL结构描述与建模
6.3.1结构建模的基本程序架构
6.3.2层次化设计中的结构描述与建模
6.3.3基于Verilog HDL内置基本逻辑门的结构描述与建模
6.4Verilog HDL仿真模块与模块仿真
6.4.1Verilog HDL仿真模块构建
6.4.2Verilog HDL系统任务和系统函数
习题
参考文献
第7章系统集成电路SoC设计
7.1系统集成电路SoC设计简介
7.1.1集成电路设计方法的演变
7.1.2SoC概述
7.1.3SoC设计面临的新挑战
7.1.4SoC设计对IP的挑战
7.1.5SoC设计的标准化
7.2SoC的关键技术
7.2.1IP核复用设计
7.2.2软/硬件协同设计
7.2.3互连效应
7.2.4物理综合
7.2.5低功耗设计
7.3SoC设计思想与设计流程
7.3.1SoC设计思想
7.3.2SoC设计流程
7.3.3基于复用平台的SoC设计
7.4IP核技术与IP核设计标准化
7.4.1IP核技术的进展
7.4.2IP核设计流程
7.4.3IP核的设计验证
7.4.4IP核的复用技术
7.5片上总线
7.5.1源于传统微机总线的片上总线
7.5.2片上总线的接口标准
7.5.3片上总线的层次化结构
7.5.4AMBA总线
7.5.5Avalon总线
7.5.6OCP总线
7.5.7主从式Wishbone总线
7.5.8CoreConnect总线
习题
参考文献
附录A第6章习题技术要求与仿真要求参考
附录B英语缩略语
|
| 內容試閱：
|
自从1958年诺贝尔奖获得者Jack Kilby发明世界上第一块集成电路以来，数字集成电路技术的发展遵循着摩尔定律，以集成度每18~24个月翻一番的惊人速度向更高集成度、更高性能、更高可靠性及更低功耗方向发展。特别是近十年来，我国有关部门推出一系列集成电路发展政策，集成电路相关产业技术快速发展，产品体系不断丰富和完善。
我国集成电路研制生产起源于20世纪60年代，但是由于多种原因，相关产业一度处于停滞不前状态。从20世纪90年代开始，随着国家经济持续高速发展，综合国力迅速提升，华晶、贝岭、首钢NEC、上海华虹NEC、中芯国际和台积电等众多集成电路制造企业相继成立，我国集成电路制造能力达到了国际先进水平。但是我们还面临着一个更严峻的情况，即国内的集成电路创新性设计能力跟不上，大量企业一直处于为国外集成电路代加工的状态，基本上等于我国花费大量财力物力建造起来的工厂却为外国人所利用。
因此，加快培养我国集成电路设计人才已经成为电子技术与电子工程等学科的重要任务。国家出台有关政策扶持高校开展微电子学院建设，同时也批准设置了“集成电路科学与工程”一级学科，这些均为集成电路设计相关人才的培养和发展提供了很好的平台。但目前集成电路人才培养体系还不足以支撑产业的发展，急需高校与产业同频共振，使得更多学子加入集成电路的设计队伍中。
本书是在编著者原著《数字系统集成电路设计导论》一书的基础上改编而成的。本书内容涵盖设计方法学、集成电路生产工艺、相关微电子学基础知识、EDA软件工具、集成电路设计步骤、Verilog HDL硬件描述语言、集成电路测试方法、可测试性设计和SoC设计等集成电路设计方面的关键知识点。
本书共7章。第1章概述集成电路的发展及相关基本知识； 第2章简单介绍集成电路制造工艺及相应的版图与电路知识； 第3章详细介绍集成电路仿真与验证知识，并引入验证平台层面的基本内容； 第4章介绍集成电路综合技术，详细阐述数字集成电路设计中的综合流程； 第5章对集成电路测试与可测试性设计方面的内容进行介绍，并拓展了SoC测试结构和测试策略等内容； 第6章主要介绍Verilog HDL数字系统设计，并通过多个实例进行剖析； 第7章着重介绍系统集成电路设计相关知识，对SoC设计思想、设计方法及流程等进行较为全面的介绍。
本书编著者建议讲课学时数分配如下： 第1章4课时，第2章8课时，第3章8课时，第4章10课时，第5章10课时，第6章12课时，第7章8课时，总计60课时。本书此次修订主要参与人员有李娇、任春明、张金艺、孙学成，感谢原书其他几位编著者姜玉稀、朱梦尧、周多等教师的大力支持和帮助！
编著者2023年8月
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
