登入帳戶  | 訂單查詢  | 購物車/收銀台( 0 ) | 在線留言板  | 付款方式  | 運費計算  | 聯絡我們  | 幫助中心 |  加入書簽
會員登入 新用戶登記
HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類瀏覽雜誌 臺灣用戶
品種:超過100萬種各類書籍/音像和精品,正品正價,放心網購,悭钱省心 服務:香港台灣澳門海外 送貨:速遞郵局服務站

新書上架簡體書 繁體書
暢銷書架簡體書 繁體書
好書推介簡體書 繁體書

八月出版:大陸書 台灣書
七月出版:大陸書 台灣書
六月出版:大陸書 台灣書
五月出版:大陸書 台灣書
四月出版:大陸書 台灣書
三月出版:大陸書 台灣書
二月出版:大陸書 台灣書
一月出版:大陸書 台灣書
12月出版:大陸書 台灣書
11月出版:大陸書 台灣書
十月出版:大陸書 台灣書
九月出版:大陸書 台灣書
八月出版:大陸書 台灣書
七月出版:大陸書 台灣書
六月出版:大陸書 台灣書

『簡體書』基于Quartus Prime的数字系统Verilog HDL设计实例详解(第3版)

書城自編碼: 3265068
分類:簡體書→大陸圖書→計算機/網絡程序設計
作者: 周润景
國際書號(ISBN): 9787121348983
出版社: 电子工业出版社
出版日期: 2018-10-01


書度/開本: 16开 釘裝: 平装

售價:HK$ 140.6

我要買

 

** 我創建的書架 **
未登入.


新書推薦:
空间微电子. 第二卷.空间用集成电路设计
《 空间微电子. 第二卷.空间用集成电路设计 》

售價:HK$ 250.7
罪恶与梦想:第二次世界大战个人史
《 罪恶与梦想:第二次世界大战个人史 》

售價:HK$ 135.7
古希腊神话与传说全集(特装刷边版,精装彩插,德文原版直译,随书附赠古希腊神谱+诸神图)
《 古希腊神话与传说全集(特装刷边版,精装彩插,德文原版直译,随书附赠古希腊神谱+诸神图) 》

售價:HK$ 147.2
英伦历史漫步 探寻世外桃源之旅
《 英伦历史漫步 探寻世外桃源之旅 》

售價:HK$ 67.9
知识如何流动(三棱镜译丛)
《 知识如何流动(三棱镜译丛) 》

售價:HK$ 91.8
万有引力书系 江南困局 晚明士大夫的危机时刻
《 万有引力书系 江南困局 晚明士大夫的危机时刻 》

售價:HK$ 89.7
正始十年(看司马懿父子如何打破“恐怖平衡”,实现统一!)
《 正始十年(看司马懿父子如何打破“恐怖平衡”,实现统一!) 》

售價:HK$ 78.2
中国网络文学年鉴(2023)
《 中国网络文学年鉴(2023) 》

售價:HK$ 457.7

 

建議一齊購買:

+

HK$ 107.7
《零点起飞学Xilinx FPGA》
+

HK$ 140.6
《基于Quartus Prime的FPGA/CPLD数字系统设》
+

HK$ 87.0
《基于Verilog HDL的数字系统设计快速入门》
+

HK$ 88.5
《基于Quartus Prime的FPGA/CPLD数字系统设》
+

HK$ 127.7
《零点起飞学FPGA 零点起飞》
內容簡介:
本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法,软件开发平台为Altera公司的QuartusPrime 16.1 FPGACPLD设计软件。本书由浅入深地介绍了利用QuartusPrime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富,既有简单的数字逻辑电路实例,也有复杂的数字系统设计实例。
關於作者:
周润景教授,中国电子学会高级会员,IEEEEMBS会员,国家自然科学基金项目"高速数字系统的信号与电源完整性联合设计与优化等多项国家级、省部级科研项目负责人,主要从事模式识别与智能系统、控制工程的研究与教学工作,具有丰富的教学与科研经验。
目錄
第1章Quartus Prime开发流程
1.1Quartus Prime软件综述
1.2设计输入
1.3约束输入
1.4综合
1.5布局布线
1.6仿真
1.7编程与配置
第2章 Quartus Prime的使用
2.1原理图和图表模块编辑
2.2文本编辑
2.3混合编辑(自底向上设计)
2.4混合编辑(自顶向下设计)
第3章第三方EDA工具的使用
3.1第三方EDA工具简介
3.2ModelSim仿真工具的使用
3.2.1仿真简介
3.2.2ModelSim简介
3.2.3使用ModelSim进行功能仿真
3.2.4使用ModelSim进行时序仿真
3.2.5在Quartus Prime中调用ModelSim进行仿真
3.2.6ModelSim仿真工具的高级应用
3.3Synplify Premier综合工具的使用
3.3.1SynplifySynplify ProSynplify Premier简介
3.3.2Synplify Premier综合流程
3.3.3Synplify Premier的其他综合技巧
第4章 Verilog HDL语言概述及基本要素
4.1Verilog HDL语言简介
4.2Verilog HDL设计流程
4.3程序模块的说明
4.4Verilog HDL 的层次化设计
4.5时延
4.6Verilog HDL 语言的描述形式
4.7Verilog HDL语言基本要素
4.7.1标志符
4.7.2注释
4.7.3格式
4.7.4系统任务和函数
4.7.5编译指令
4.7.6逻辑数值
4.7.7常量
4.7.8数据类型
4.7.9运算符和表达式
第5章行为描述语句
5.1触发事件控制
5.2条件语句
5.3循环语句
5.4逻辑验证与Testbench编写
5.5状态机
第6章门电路设计范例
6.1与非门电路
6.2或非门电路
6.3异或门电路
6.4三态门电路
6.5单向总线缓冲器
6.6双向总线缓冲器
6.7使用always 过程语句描述的简单算术逻辑单元
第7章组合逻辑电路设计范例
7.1编码器
7.1.18线3线编码器
7.1.28线3线优先编码器
7.2译码器
7.2.13线8线译码器
7.2.2BCD七段显示译码器
7.3数据选择器
7.3.14选1数据选择器
7.3.28选1数据选择器
7.3.32选1数据选择器
7.4数据分配器
7.5数值比较器
7.6加法器
7.6.1半加器
7.6.2全加器
7.6.34位全加器
7.6.416位加法器
7.7减法器
7.7.1半减器
7.7.2全减器
7.7.34位全减器
7.8七人投票表决器
7.9乘法器
第8章触发器设计范例
8.1R-S触发器
8.2J-K触发器
8.3D触发器
8.4T触发器
第9章时序逻辑电路设计范例
9.1同步计数器
9.1.1同步4位二进制计数器
9.1.2同步二十四进制计数器
9.1.3模为60的BCD码加法计数器
9.2异步计数器
9.3减法计数器
9.4可逆计数器
9.5可变模计数器
9.5.1无置数端的可变模计数器
9.5.2有置数端的可变模计数器
9.6寄存器
9.7锁存器
9.8移位寄存器
9.8.1双向移位寄存器
9.8.2串入串出移位寄存器
9.8.3串入并出移位寄存器
9.8.4并入串出移位寄存器
9.9顺序脉冲发生器
9.10序列信号发生器
9.11分频器
9.11.1偶数分频器
9.11.2奇数分频器
9.11.3半整数分频器
第10章存储器设计范例
10.1只读存储器(ROM)
10.2随机存储器(RAM)
10.3堆栈
10.4FIFO
第11章数字系统设计范例
11.1跑马灯设计
11.28位数码扫描显示电路设计
11.344键盘扫描电路设计
11.4数字频率计
11.5乒乓游戏机
11.6交通控制器
11.7数字钟
11.8自动售货机
11.9出租车计费器
11.10电梯控制器
第12章可参数化宏模块和IP核的使用
12.1ROM、RAM、FIFO的使用
12.2乘法器和锁相环的使用
12.3正弦信号发生器
12.4NCO IP核的使用
第13章基于FPGA的射频热疗系统
13.1肿瘤热疗的生物学与物理学技术概论
13.1.1热疗的生物学方面
13.1.2热疗的物理技术方面
13.2温度场特性的仿真
13.3射频热疗系统设计
13.4系统硬件电路设计
13.4.1硬件整体结构
13.4.2高精度数字温度传感器DS18B20
13.4.3Cyclone Ⅳ系列FPGA器件的特点
13.4.4Cyclone Ⅳ GX器件的配置电路设计
13.4.5电源电路
13.4.6驱动电路设计
13.5软件实现
13.5.1系统软件设计电路
13.5.2温度测量模块
13.5.3指定温度设置模块
13.5.4控制算法的选择与设计
13.5.5信号调制
13.5.6温度显示模块
13.5.7分频模块
13.6温度场测量与控制的实验
13.6.1实验材料和方法
13.6.2实验结果
13.6.3实验结果分析
13.7结论
第14章基于FPGA的直流电机伺服系统
14.1电机控制发展概况
14.2系统控制原理
14.3算法设计
14.4系统硬件设计原理
14.5系统软件设计原理
14.5.1系统软件设计电路
14.5.2AD1674控制模块
14.5.3ADC0809控制模块
14.5.4反馈控制模块
14.5.5前馈控制模块
14.5.6前馈和反馈量求和模块
14.5.7过电流控制模块
14.5.8PWM波生成模块
14.5.9分频模块
14.6系统调试及结果分析
14.6.1硬件调试
14.6.2可靠性、维修性、安全性分析
14.6.3软件调试
14.7结论
內容試閱
前言
随着电子技术、计算机应用技术和EDA技术的不断发展,利用FPGACPLD进行数字系统的开发已广泛应用于通信、航天、医疗电子、工业控制等领域。与传统电路设计方法相比,FPGACPLD具有功能强大,开发过程投资小、周期短、便于修改以及开发工具智能化等特点。近年来,FPGACPLD市场发展迅速,并且随着电子工艺不断改进,低成本高性能的FPGACPLD器件不断涌现,FPGACPLD业已成为当今硬件设计的首选方式之一。熟练掌握FPGACPLD设计技术已经是电子设计工程师的基本要求。
Verilog HDL语言作为国际标准的硬件描述语言,已经成为相关专业的工程技术人员和高校学生必须掌握的编程语言之一。本书范例中的文本编辑均采用Verilog HDL语言编写,并且均已通过仿真和硬件测试。
本书主要以实例为主来介绍以Quartus Prime 16.1为设计平台的FPGACPLD数字系统设计。本书共分为14章,其中第1、2章主要介绍Quartus Prime 16.1的开发流程和设计方法;第3章介绍第三方仿真工具ModelSim和综合工具Synplify Premier的使用;第4、5章介绍Verilog HDL设计的语法基本知识;第6-10章以数字电路(包括门电路、组合逻辑电路、触发器、时序逻辑电路)的设计为实例,介绍原理图编辑、文本编辑及混合编辑的设计方法,同时也巩固数字电路的基础知识;第11章介绍一些课程设计中所涉及的数字系统设计实例,以便读者更深入地掌握Quartus Prime 16.1的设计方法和熟练运用Verilog HDL语言;第12章介绍宏功能模块及IP核的使用方法和简单的范例;第13、14章给出两个大型数字系统的设计实例,以便读者更深入地掌握数字系统的设计方法。
本书由周润景、李志和张玉光编著。其中,周润景编写了第1章、第2章、第7章第14章,李志编写了第3章和第4章,张玉光编写了第5章和第6章;全书由周润景教授统稿和定稿。另外,参加本书编写的还有刘艳珍、井探亮、邢婧、丁岩、陈萌、任自鑫、崔婧、邵绪晨、邵盟、李楠、李艳和刘波。
本书适合从事数字系统设计的工程技术人员阅读使用,也可作为高等学校相关专业的EDA技术开发、课程设计、毕业设计和电子设计竞赛等的教学用书。为便于读者阅读、学习,特提供本书范例的下载资源,请访问http:yydz.phei.com.cn网站,到资源下载栏目下载。
由于编著者水平有限,书中难免存在错误和不足之处,敬请读者批评指正。
编著者

 

 

書城介紹  | 合作申請 | 索要書目  | 新手入門 | 聯絡方式  | 幫助中心 | 找書說明  | 送貨方式 | 付款方式 香港用户  | 台灣用户 | 大陸用户 | 海外用户
megBook.com.hk
Copyright © 2013 - 2024 (香港)大書城有限公司  All Rights Reserved.